无需登录 数据私有 本地保存

简易逻辑分析仪 - 多通道数字时序图

工具 电子 信号 分析仪 时序 逻辑
40
0
0
0
🔍 逻辑分析仪
22px
通道
📘 常见问题与知识点

逻辑分析仪是一种用于观察数字信号的测试仪器，它将信号表示为离散的高低电平（0和1），重点关注时序关系和数据协议。与示波器不同，逻辑分析仪不显示模拟电压波形，而是显示数字逻辑状态，非常适合调试SPI、I2C、UART等数字通信协议。示波器适合观察信号完整性（如振铃、噪声），而逻辑分析仪适合分析多通道数字逻辑的时序。

点击波形即可切换该位置的高低电平；使用缩放滑块或鼠标滚轮调整时间轴精度；点击「光标」按钮进入测量模式，在画布上点击放置C1和C2光标来测量时间间隔；双击通道标签可自定义通道名称；通过预设菜单快速加载示例数据；支持导出PNG图片或JSON数据以便进一步分析。

上升沿（Rising Edge）指信号从低电平(0)跳变到高电平(1)的瞬间，在时序图中表现为从下方水平线向上方水平线的垂直跳变。下降沿（Falling Edge）则相反，从高电平跳变到低电平。在SPI等协议中，数据通常在时钟的某个边沿被采样（如上升沿采样、下降沿改变数据），正确识别边沿是理解数字时序的关键。

SPI（串行外设接口）通常使用4条信号线：SCLK（时钟）、MOSI（主设备输出）、MISO（主设备输入）和CS/SS（片选，低有效）。通信开始时CS拉低，数据在时钟边沿同步传输，每个时钟周期传输1位数据，传输完成后CS拉高。您可以使用预设菜单中的「SPI通信示例」来直观查看典型SPI时序图。

点击工具栏的「光标」按钮激活测量模式，然后在波形上点击放置C1光标（黄色），再次点击放置C2光标（红色）。拖动光标可微调位置，工具栏会实时显示C1、C2的时间值以及两者之间的差值Δ。这个差值乘以采样周期即可得到实际时间。点击「擦除」按钮可清除光标重新测量。

建立时间（Setup Time）是指数据信号在时钟有效边沿到达之前必须稳定保持的最小时间。保持时间（Hold Time）是指数据信号在时钟有效边沿之后必须继续保持稳定的最小时间。违反这两个时序要求会导致数据采样错误。使用本工具的光标测量功能可以方便地检查这些时序参数是否满足要求。
🔧 相关工具