逻辑门（Logic Gate）是数字电路的基本构建块，基于布尔代数对二进制信号（0和1）执行逻辑运算。它们是微处理器、内存芯片和所有数字电子设备的基础。现代CPU中包含数十亿个逻辑门，通过组合形成复杂的计算单元。基本逻辑门包括AND（与门）、OR（或门）、NOT（非门）以及它们的组合变体NAND、NOR、XOR和XNOR。每个逻辑门都由晶体管电路实现，在物理层面控制电压的高低来表示逻辑状态。

AND门（与门）：只有当所有输入都为1时，输出才为1。可以理解为"全部满足才成立"。例如：两个开关串联，必须两个都闭合灯泡才亮。

OR门（或门）：只要任意一个输入为1，输出就为1。可以理解为"任一满足即成立"。例如：两个开关并联，任一闭合灯泡就亮。

在真值表中：AND门只有1种情况输出1（A=1且B=1），而OR门有3种情况输出1。

NAND门（与非门）和NOR门（或非门）被称为通用逻辑门（Universal Gates），因为仅使用NAND门（或仅使用NOR门）就可以构建出所有其他类型的逻辑门（AND、OR、NOT、XOR等）。这一特性在集成电路设计中非常重要，因为使用单一类型的门可以简化制造工艺、降低成本。例如：将NAND门的两个输入连接在一起，它就变成了NOT门；两个NAND门组合可以实现AND功能；三个NAND门组合可以实现OR功能。

XOR门（异或门，Exclusive-OR）在输入不同时输出1，输入相同时输出0。这一特性使其在以下场景中广泛应用：
• 加法器电路：二进制加法中，XOR用于计算"和"位（Sum bit），AND用于计算"进位"位（Carry bit）。
• 奇偶校验：检测数据传输中是否有奇数个错误位。
• 加密算法：XOR是可逆操作（A XOR B XOR B = A），广泛用于流密码和简单加密。
• 比较器：检测两个二进制数是否相等（相等则XOR输出全0）。

门电路级联（Cascading）是指将一个逻辑门的输出连接到另一个逻辑门的输入，从而构建更复杂的逻辑功能。例如：AND门后面接一个NOT门就构成了NAND门的功能。在实际数字电路设计中，级联是实现复杂运算的基础——触发器的构建、寄存器的设计、算术逻辑单元（ALU）的实现都依赖大量门的级联。使用本工具的"双门级联"模式，您可以直观地观察两级门电路如何组合产生新的逻辑功能，帮助理解组合逻辑电路的设计原理。

逻辑门是布尔代数（Boolean Algebra）的物理实现。布尔代数由乔治·布尔（George Boole）于1854年提出，使用TRUE/FALSE（或1/0）进行逻辑运算。基本运算包括：
• 与（AND/∧）：A·B，两者皆为真才为真
• 或（OR/∨）：A+B，任一为真即为真
• 非（NOT/¬）：¬A，取反
德摩根定律（De Morgan's Laws）揭示了门之间的转换关系：¬(A·B) = ¬A + ¬B（NAND = 取反输入的OR），¬(A+B) = ¬A · ¬B（NOR = 取反输入的AND）。这些定律在电路优化和逻辑简化中至关重要。

使用以下口诀快速记忆：
• AND：全1才1（两个都是1输出才是1）
• OR：有1就1（至少一个1就输出1）
• NOT：0变1，1变0（单输入取反）
• NAND：AND的反面（全1输出0，其余输出1）
• NOR：OR的反面（全0输出1，其余输出0）
• XOR：不同为1，相同为0（输入相异输出1）
• XNOR：相同为1，不同为0（输入一致输出1，即XOR的反面）
使用本工具的真值表和交互切换，可以直观地观察每种门的输入输出对应关系，加深理解。